2025年4月26日 周六
首页编委会同行评价信息公告投稿须知征订公告道德说明联系我们English
首页 > 过刊浏览>2005年第卷第10期 >2005(10):41-44
上一篇 | 下一篇

浮点脉压处理器的FPGA实现研究

Realization of a Floating-point Pulse Compression Processor with FPGA

发布日期：
  • 摘要
  • 访问统计
  • PDF预览
  • 参考文献
  • 相似文献
  • 引证文献
    [关键词]
    [摘要]
    高速、高精度数字脉压处理器的设计与实现是现代雷达系统的关键技术之一.针对FPGA实现的定点脉压处理器数据动态范围小、处理精度低的缺点,提出并实现了一个高性能浮点脉压处理器.文中重点阐述了自定制浮点数据格式的确定、浮点运算的FPGA实现及处理器硬件实现等关键技术.该处理器已投入使用,工作性能稳定,系统时钟80 MHz,能在140 μs时间内完成1 024点信号的脉压,处理误差小于-60 dB,功耗小于5 W.
    [Key word]
    [Abstract]
    [中图分类号]
    TN957

您是本站第 访问者

地 址：

邮政编码：210039 传真： ：025-51821053

电 话：025-51821080/81/83/85/86/88 E-mail：modernradar@126.com

现代雷达 ® 2025 版权所有