0．18μm 12GHz CMOS八分频电路设计

首页 > 过刊浏览>2007年第29卷第8期 >2007,29(8):109-111

0．18μm 12GHz CMOS八分频电路设计

发布日期：

摘要
图/表
访问统计
PDF预览
参考文献
相似文献
引证文献
附件

[关键词]

[摘要]

提出了一种基于高速锁存器的CMOS高速分频器结构，阐述了其工作速度，工作范围，前后级级联电路设计。采用典型的TSMC0．18μm／1．8V工艺模型，通过Agilent的ADS进行模拟验证，得到其最高工作速度为12GHz，工作范围为3～12GHz，在6～12GHz内，输入灵敏度不小于100mV，功耗小于28mw。

[Key word]

[Abstract]

[中图分类号]

TN772

[基金项目]

更多...

更多...